두께가 4~244 nm 범위인 트랜지스터를 제작하였다. 캐리어 이동도, 도전율 및 높은 on/off 전류비를 포함하는 우수한 전기적 특성이 두께 8~10 nm에서 관찰되었으며, 이는 우리의 수치 계산과 매우 잘 일치하였다. 본 연구 결과는 2D vdW 다층 구조 기반 차세대 전자 트랜지스터의 발전에 유용한 통찰을 제공한다.

실온에서. 이러한 결과는 차세대 데이터 처리 및 저장을 위한 NDR 기반 다치 논리 소자의 개발을 촉진한다.

), 기존의 상부 접촉 및 하부 접촉 구성에서의 그것과 비교하여 VDC의 명확한 이점을 나타내며. 접촉 전극 구성에 대한 우리의 레이아웃은 고성능 2D 광전자 소자를 위한 고급 전자기기 플랫폼을 시사할 수 있다.

멀티레이어는 VDC에서의 4-프로브 측정을 통해 결정된 상부 및 하부 채널 저항 사이의 관측된 불일치로부터 밝혀진다. 본 연구의 결과는 최적화된 소자 배치와 2D vdW 멀티레이어에서의 서로 다른 캐리어 수송 메커니즘에 대한 추가적인 통찰을 제공한다.

열적 원자층 증착. 또한 해당 구조는 종래의 인버터 성능을 소형 단일 2D Te 소자 아키텍처 내에서 유지하면서도 현저한 시냅스 거동을 보였다. 이러한 결과를 확장하여 공간 복잡성을 줄인 소형 프로그래머블 CMOS 인버터를 시연하였으며, 아울러 다양한 상보형 로직-인-메모리 컴퓨팅의 구성을 시각화하였다. 본 연구의 결과는 2D 나노소재에 기반한 폰 노이만 아키텍처의 경계를 넘어서는 혁신적인 인-메모리 컴퓨팅의 길을 열어준다.

458 nm(2.70 eV) 레이저 조사 하에서 응답 시간이 1.05 ms로 빠른 것으로 나타났다. 이러한 결과는 VP의 광전자적 잠재력을 부각하며, 경쟁 동소체의 핵생성을 효과적으로 억제하는 우리의 상(phase) 선택적 합성 전략을 통해 고성능 소자를 구현하기 위해서는 위상 순도와 결정성이 중요함을 보여준다.

두께가 4~244 nm 범위인 트랜지스터를 제작하였다. 캐리어 이동도, 도전율 및 높은 on/off 전류비를 포함하는 우수한 전기적 특성이 두께 8~10 nm에서 관찰되었으며, 이는 우리의 수치 계산과 매우 잘 일치하였다. 본 연구 결과는 2D vdW 다층 구조 기반 차세대 전자 트랜지스터의 발전에 유용한 통찰을 제공한다.

실온에서. 이러한 결과는 차세대 데이터 처리 및 저장을 위한 NDR 기반 다치 논리 소자의 개발을 촉진한다.

), 기존의 상부 접촉 및 하부 접촉 구성에서의 그것과 비교하여 VDC의 명확한 이점을 나타내며. 접촉 전극 구성에 대한 우리의 레이아웃은 고성능 2D 광전자 소자를 위한 고급 전자기기 플랫폼을 시사할 수 있다.