산화물 박막 트랜지스터(TFT)로 구성된 커패시터리스 2트랜지스터(2T0C) 동적 랜덤 액세스 메모리(DRAM) 셀은 저전력 및 고밀도 DRAM 셀로서의 가능성을 보이지만, 이러한 셀을 이용한 곱셈-누산(MAC) 연산은 아직 구현되지 않았다. 본 연구에서는 MAC 연산을 위한 비정질 인듐-주석-갈륨-아연 산화물 TFT로 구성된 2T0C DRAM 셀을 제작하였다. 2T0C DRAM 셀에서 한 트랜지스터는 기록 트랜지스터로, 다른 트랜지스터는 판독 트랜지스터로 동작하며, 그 게이트 커패시턴스는 데이터 저장 커패시턴스에 해당한다. 이들 셀은 TFT의 극도로 낮은 누설 전류(1.11 × 10 −18 A µm −1 )로 인해 기존 DRAM 셀에 비해 10 4배 더 긴 1000 s의 보유 시간을 가진다. 이들 셀은 입력과 출력 사이에 비례 관계가 존재하는 시냅스 소자에 대한 원래 조건을 만족한다. MAC 연산은 두 개의 셀을 사용하여 수행된다. 본 연구는 인공 신경망에서 산화물 TFT의 유용성을 입증한다.

본 논문에서는 실리콘 트랜지스터를 기반으로 하는 새로운 재구성 가능 로직-인-메모리(reconfigurable logic-in-memory)를 제안한다. 실리콘 트랜지스터는 게이트 입력의 극성(polarity)을 제어함으로써 p- 또는 n-스위치형 메모리로 재구성될 수 있다. 이러한 전기적 특성은 양의 피드백 루프에서 정공 또는 전자를 주요 전하 운반자로 활용함으로써 구현된다. 동일한 셀(실리콘 트랜지스터와 부하 저항을 포함)로 구성하여 NOT 및 YES 게이트의 재구성 가능 로직-인-메모리 기능을 시연한다. 또한 두 개의 실리콘 트랜지스터와 부하 저항을 기반으로 하는 2-입력 재구성 가능 로직-인-메모리 셀이 음의 AND 및 OR 게이트로 기능함이 밝혀졌다. 이 새로운 재구성 가능 로직-인-메모리 기술은 차세대 저전력 및 고성능 컴퓨팅의 개발을 촉진할 수 있다.

산화물 박막 트랜지스터(TFT)로 구성된 커패시터리스 2트랜지스터(2T0C) 동적 랜덤 액세스 메모리(DRAM) 셀은 저전력 및 고밀도 DRAM 셀로서의 가능성을 보이지만, 이러한 셀을 이용한 곱셈-누산(MAC) 연산은 아직 구현되지 않았다. 본 연구에서는 MAC 연산을 위한 비정질 인듐-주석-갈륨-아연 산화물 TFT로 구성된 2T0C DRAM 셀을 제작하였다. 2T0C DRAM 셀에서 한 트랜지스터는 기록 트랜지스터로, 다른 트랜지스터는 판독 트랜지스터로 동작하며, 그 게이트 커패시턴스는 데이터 저장 커패시턴스에 해당한다. 이들 셀은 TFT의 극도로 낮은 누설 전류(1.11 × 10 −18 A µm −1 )로 인해 기존 DRAM 셀에 비해 10 4배 더 긴 1000 s의 보유 시간을 가진다. 이들 셀은 입력과 출력 사이에 비례 관계가 존재하는 시냅스 소자에 대한 원래 조건을 만족한다. MAC 연산은 두 개의 셀을 사용하여 수행된다. 본 연구는 인공 신경망에서 산화물 TFT의 유용성을 입증한다.

PVC만 단독으로 사용한 경우보다 2.6% 더 높았다.

본 논문에서는 실리콘 트랜지스터를 기반으로 하는 새로운 재구성 가능 로직-인-메모리(reconfigurable logic-in-memory)를 제안한다. 실리콘 트랜지스터는 게이트 입력의 극성(polarity)을 제어함으로써 p- 또는 n-스위치형 메모리로 재구성될 수 있다. 이러한 전기적 특성은 양의 피드백 루프에서 정공 또는 전자를 주요 전하 운반자로 활용함으로써 구현된다. 동일한 셀(실리콘 트랜지스터와 부하 저항을 포함)로 구성하여 NOT 및 YES 게이트의 재구성 가능 로직-인-메모리 기능을 시연한다. 또한 두 개의 실리콘 트랜지스터와 부하 저항을 기반으로 하는 2-입력 재구성 가능 로직-인-메모리 셀이 음의 AND 및 OR 게이트로 기능함이 밝혀졌다. 이 새로운 재구성 가능 로직-인-메모리 기술은 차세대 저전력 및 고성능 컴퓨팅의 개발을 촉진할 수 있다.

물리적으로 복제 불가능한 함수(Physically unclonable functions, PUFs)는 소형 하드웨어 보안을 위한 후보로 부상하고 있다. 본 연구에서는 다결정 실리콘 채널을 갖는 재구성 가능 피드백 전계효과 트랜지스터(reconfigurable feedback field‐effect transistors, R‐FBFETs)의 PUF를 이중 엔트로피 소스에 대해 설계하였다. 채널은 무작위적인 결정립 경계(grain boundary) 유도 변동성을 내재한다. 이중 엔트로피 소스 방식은 최소화된 소자 면적 내에서 사이버공격에 대한 견고성, 엔트로피 밀도, 면적 효율을 향상시킴으로써 자원이 제한된 플랫폼에 대한 전략적 이점을 제공한다. R‐FBFET는 게이트 바이어스에 의해 제어되는 p-채널 및 n-채널 모드를 통해 단일 소자에서 두 채널 유형으로 동작하므로, 단일 소자에서 두 개의 무작위 비트가 추출된다. 이중 엔트로피 소스 PUF의 고유성과 높은 신뢰성은 인터-해밍 거리 49.13% 및 인트라-해밍 거리 3.47%로 확인되었다. 또한, PUF는 미국 국립표준기술연구소(National Institute of Standards and Technology, NIST)의 통계 테스트를 통과하였다. 더 나아가, PUF는 XOR(exclusive-OR) 기반 텍스트 암호화 및 복호화를 구현하는 데 사용되어, 사물인터넷(Internet-of-things) 및 엣지 응용 분야에 대한 적용 가능성을 입증하였다.

그리고 a-ITGZO TFT에서의 상태 밀도.

상태를 갖는 논리는 논리 연산을 수행함과 동시에 메모리 소자에 계산 결과를 저장할 수 있다. 대부분의 상태형 논리 기반과 알고리즘은 저항성 랜덤 액세스 메모리 소자를 사용하여 연구되어 왔다. 본 연구에서는 밴드 조절을 통해 스위칭 및 메모리 기능을 나타내는 실리콘 p + –n–p–n + 다이오드로 구성된 상태형(full) 가산기를 제시한다. 물질 함의(material implication) 및 NOR 논리 연산을 각각 순차적으로 10단계 수행하는 10개의 다이오드를 이용한 1비트(full) 가산기는 연산당 에너지 소비가 50.4 pJ이다. 다이오드 크로스바 구조에서의 행(row) 및 열(column) 논리 연산은 N-비트 가산기 알고리즘을 가능하게 한다. 본 연구는 실리콘 다이오드를 이용하여 완전한 기능의 in-memory 계산을 구현할 수 있음을 입증한다.