휘어지고 웨어러블한 디바이스 응용을 위해서는 보통 일반적인 플라스틱 시트의 유리전이온도보다 낮은 수준의 충분히 낮은 처리 온도를 확보할 필요가 있다. 촉매 화학 기상 증착(catalytic chemical vapor deposition, Cat-CVD) 기술은 필름 성장 속도가 빠르고 가스 이용 효율이 높다는 등의 다양성과 장점으로 잘 알려져 있다. 이러한 장점들은, 대전된 입자의 폭격으로 인해 발생하는 원자 규모의 손상이 없다는 점과 결합되어, 박막 트랜지스터의 저온 공정 응용에 이 방법을 매력적으로 만든다. 본 총설에서는 촉매 화학 증착 공정에서의 필름 성장 거동을 논의하고, 표면 전처치를 포함한 최근 연구들을 바탕으로 박막 트랜지스터 적용 현황을 조사한다.

휘어지고 웨어러블한 장치 응용을 위해서는, 일반적으로 통상의 플라스틱 시트의 유리전이온도(glass transition temperature)보다 낮은 수준의 충분히 낮은 처리 온도를 확보할 필요가 있다. 그러나 이러한 저온에서 허용 가능한 수준의 전자 결함을 포함하는 무기(비유기) 박막을 얻는 것은 매우 어렵다. 저온 박막의 전기적 특성을 개선하기 위한 다양한 시도가 이루어졌으나, 대부분의 노력은 증착 속도를 상당히 저하시키는 결과를 초래하였다. 촉매 화학 기상 증착(catalytic chemical vapor deposition) 기술(Cat-CVD)은 다기능성 및 빠른 박막 성장 속도, 높은 가스 이용 효율과 같은 장점으로 잘 알려져 있다. 또한 이 방법은 대전된 입자의 폭격(bombardment)에 의해 야기되는 원자 규모의 손상이 없다는 점과 결합되어, 박막 트랜지스터의 저온 공정에 대한 응용에서 매력적이다. 이 기법은 아직 산업적 구현으로 가는 과정에서 몇 가지 장애물을 극복하기 위해 분투하고 있지만, 공정 변수의 다양한 조합을 시도할 때 단지 흥미로운 현상을 발견하는 데 그치지 않고, 저온 표면에서 라디칼과 원자의 거동을 이해하는 데에도 빛을 비출 수 있는 강력한 연구 도구이다. 본 발표에서는 촉매 화학 증착 과정에서의 박막 성장에 관한 모델을 논의하고, 표면 전처리(surface pre-treatment)를 포함한 최근 연구들을 박막 트랜지스터 응용 관점에서 조사한다.

질화규소 박막은 촉매 화학기상증착(catalytic chemical vapor deposition) 기법을 사용하여 100 o C에서 증착하였다. 소스 가스 혼합비 R N = [NH 3 ] / [SiH 4 ]는 10에서 30까지 변화시켰고, 수소 희석비 R H = [H 2 ] / [SiH 4 ]는 20에서 100까지 변화시켰다. 항복 전계 강도는 R N = 20 및 R H = 20에서 최대값에 도달한 반면, 동일한 시료에서 비저항은 감소하였다. 상대 유전율은 항복 전계 강도와 양의 상관관계를 보였다. 정전용량-전압 임계 곡선은 비대칭 히스테리시스 루프를 나타냈으며, R H가 증가할수록 더 직사각형에 가깝게 형성되었다. 히스테리시스 윈도우의 폭은 전이 영역의 기울기와 음의 상관관계를 보였는데, 이는 R N과 R H의 결합 효과가 계면 결함을 극복하는 동시에 벌크 영역에 전하 저장 자리를 형성함을 시사한다.

플라스틱 기판에 나노결정 실리콘(nc-Si) 및 실리콘 나이트라이드(SiN x ) 박막을 적용하는 것은 플렉서블 디스플레이 장치와 웨어러블 전자기기에서 핵심 기술 중 하나이다. 플렉서블 기판 위에 전자 회로를 제작하려면, 대개 기판 재료의 유리전이점(glass transition point)보다 실질적으로 낮은 공정 온도를 요구하는 박막 증착 기술이 필요하다. 촉매 화학기상증착(Cat-CVD) 기법은 저온에서 전자 소자 수준의 무기질 박막을 얻기 위한 최적의 후보 중 하나이다. 지름 0.4–0.7 mm의 얇은(필라멘트) 필라멘트가 유일하게 가열되는 구성이며, 그 결과 기판이 직접 가열되지 않도록 하여 열 부담을 줄인다. 또한 소스 가스는 필라멘트에 접촉하는 과정에서 에너지 높은 라디칼로 분해되어 소스-박막 전환 효율을 향상시킨다. 필라멘트의 구성은 다양한 방식으로 변경될 수 있어 여러 종류의 박막에 대한 특정 요구사항을 수용할 수 있다. 필라멘트와 기판 사이의 거리, 세그먼트 수, 세그먼트 간 연결 방식(직렬 또는 병렬), 필라멘트 간 이격거리, 필라멘트의 총 길이를 변화시켜 100ºC 미만의 온도에서 nc-Si 및 SiN x 박막을 성장시켰다. 그러나 이러한 모든 인자들은 공정 온도에만 영향을 미치는 것이 아니라 기판 표면에서의 열 프로파일에도 영향을 준다. 본 연구에서는 다양한 필라멘트 구성으로 인해 형성되는 열 프로파일이 기판 전반에 걸친 박막의 균일성(막 두께 및 전기적 특성 측면)에 미치는 영향을 조사하였다. 그림 1은 Cat-CVD 시스템의 샤워헤드-필라멘트 어셈블리의 개략도를 보여준다. 필라멘트를 병렬로 배치한 경우, 전력이 필라멘트를 가열하기 위해 전기 피드스루(electrical feed-through)로 공급되며, 그 지점에 몰리브덴 고정구 한 쌍이 부착된다. 필라멘트 사이의 간격은 8 mm 간격으로 조절할 수 있다. 필라멘트를 직렬로 배치한 경우에는 샤워헤드 주변에 최대 8개의 절연 기둥을 장착할 수 있다. 이 기둥을 기계적 지지대로 사용하면, 필라멘트는 하나의 피드스루에서 다른 피드스루까지 임의의 기하학적 패턴으로 연장될 수 있다. 병렬 배치는 필라멘트로부터의 복사열에 의한 기판의 자기 가열을 최소화하는 면에서 직렬 배치보다 더 유리하였다. 필라멘트 조각 2개만 사용하고 필라멘트 간 이격거리 56 mm, 필라멘트-기판 거리 5 cm를 적용했을 때, 공정 온도는 100°C로 낮아졌으며 생성된 박막은 양호한 막 두께 균일성과 부착성을 보였다. 그림 2에 나타낸 바와 같이, 두 개의 점 열원(two point heat sources)을 이용한 2-D 단면 시뮬레이션 결과 필라멘트-기판 간격이 1.7 cm보다 작을 때 기판 표면의 온도 프로파일은 두 개의 최대값(maxima)을 나타냈다. 이 거리를 초과하면 온도 프로파일은 중심에 단일 열원이 있는 것처럼 거동하였다. 필라멘트-기판 간격이 8.5 cm보다 클 경우, 지름 100 mm 기판에서 온도 분포는 균일해졌다. 지름 100 mm의 원형 기판에서 기판 전반의 균일성을 조사하기 위해 10 mm 간격으로 막 두께를 측정하였다. 56 mm의 필라멘트 간 이격거리가 가장 낮은 표준편차를 보였으며, 필라멘트 사이 영역에서 막 두께가 균일하였다. 그러나 nc-Si의 비저항과 SiN x 의 항복 전계 강도는 필라멘트 구성과의 상관관계가 거의 나타나지 않았다. 표준편차는 56 mm 간격에서 최저값을 보였지만, 비저항과 항복 전계 강도의 등고선(contour) 플롯은 필라멘트 배열의 기하학적 구조보다 반응기 형상의 비대칭성에 의해 더 크게 영향을 받는 것으로 나타났다.

화학기상증착(Chemical Vapor Deposition, CVD) 방법을 통한 박막의 진공 성장(vacuum growth)은 현대 반도체 및 평판 디스플레이 산업에서 널리 사용되어 왔다. CVD 공정은 변형의 폭이 넓으며, 작동 조건, 전원 공급원, 전구체 물질 등과 같은 기준에 따라 분류된다. 모든 CVD 분지에 공통적인 기본 구성 요소와 공정 단계가 논의된다. 또한 두 가지 주요 CVD 기법인 LPCVD와 PECVD의 특성과 응용을 간략히 검토한다.

초록을 사용할 수 없습니다.

우리는 저온(200°C)에서 촉매 화학기상증착(Catalytic chemical vapor deposition, Cat-CVD)을 이용하여 다층 박막 구조를 제작하고자 하였다. 두 개의 실리콘 질화물(SINx) 층 사이에 비대칭으로 두께 5–10 nm의 나노결정 실리콘(nc-Si) 층을 배치하였다. SiNx 층의 조성은 실리콘-풍부 및 질소-풍부 범위에서 변화시켰다. 각 층은 증착 후 열처리(포스트 어닐링) 없이, Cat-CVD 챔버에서 연속적으로 증착되었다. 고분해능 투과전자현미경(HRTEM) 결과, nc-Si 층은 하부 SiNx 층의 표면에서 기둥(column) 형태로 성장하였고, 이러한 기둥상 구조는 상부 SiNx 층의 수 nm까지 연장되었다. 광발광(PL) 스펙트럼에서는 nc-Si 층의 두께가 증가할수록 전체 강도는 증가하였으나, 주 피크의 위치는 SiNx 층의 조성 변화에 대해 더 민감하게 변하였다. 축전용량-전압(C-V) 히스테리시스는 질소-풍부 실리콘 질화물(NRSN) 층 사이에 두께 10 nm의 nc-Si 층을 삽입한 경우에만 관찰되었다. 바이어스 전압 5 V에서, 두께 10 nm의 nc-Si 층을 포함한 시료의 전류는 두께 5 nm의 nc-Si 층을 포함한 시료에 비해 적어도 두 자릿수(orders of magnitude) 이상 더 높았다. I-V 곡선은 1.1 MV/cm보다 큰 전기장 크기에서 Fowler-Nordheim 및 Poole-Frenkel 두 모델 모두로 잘 적합되었으며, 이는 누설 전류 증가에 두 메커니즘이 모두 기여함을 시사한다.

초록을 사용할 수 없습니다.