발행물
컨퍼런스
하계종합학술대회
2012.06
,
가상 Source/Drain을 갖는 NAND 플래시 메모리에서 gate length 변동에 의한 문턱 전압 및 On-cell 전류 변동을 완화시키는 방법에 관한 연구,
Silicon Nanoelectronics Workshop
Investigation into the effect of the variation of gate dimensions on program characteristics in 3D NAND flash array
Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devieces
Control effect of new optimized structure of planar thin floating gate (FG) NAND flash to fringing field
가상 Source/Drain을 갖는 NAND 플래시 메모리에서 gate length 변동에 의한 문턱 전압 및 On-cell 전류 변동을 완화시키는 방법에 관한 연구
Korean Conference on Semiconductors
2012.02
Erase Speed Enhancement by Using SiGe Drain in 3D Stacked NAND Flash Memory,