본 논문은 자원이 제한된 IoT 환경을 위한 경량화되고 안전한 데이터 통신 프로토콜을 제안한다. 제안된 방법은 Challenge-Response Pair(CRP) Physically Unclonable Functions(PUFs)와 True Random Number Generator(TRNG)를 통합하여 비휘발성 키 저장의 필요성을 제거함으로써 물리적 공격 및 키 추출 위협에 대한 저항성을 크게 향상시킨다. Pretty Good Privacy(PGP)에서 사용되는 공개키 인증과 같은 기존의 공개키 인증 방법과 달리, 본 프로토콜은 비대칭 키 연산을 CRP-PUF와 해시 기반 메시지 인증 코드(HMACs)로 대체함으로써 키 쌍 생성, 키 분배, 그리고 개인키 암호화에 대한 필요성을 효과적으로 제거한다. 환경 변화에 따른 PUF 응답의 안정성을 보장하기 위해 다수결 투표(majority voting)와 BCH 오류 정정 코드를 적용한다. 또한 대규모 CRP 공간을 활용하고 동적 CRP 업데이트를 포함하여 순차적 보안(이전 비밀성)을 보장한다. 더불어 타원곡선 암호학(ECC) 점 검증을 사용하여 고장 주입(fault injection) 공격에 대응하며, 종합적으로 복제, 무차별 대입(brute-force), 구현 수준 공격에 대한 강력한 저항성을 제공한다. PGP의 세션 키 래핑, ECDSA 기반 디지털 서명, AES 암호화와 같은 핵심 암호 기능을 유지하는 동시에, 본 프로토콜은 하드웨어 기반 엔트로피 소스로부터 모든 비밀 키를 동적으로 유도한다. 그 결과, 인증, 무결성, 기밀성, 부인방지(non-repudiation)를 포함하는 포괄적 보안 보증을 달성하면서도 기존의 ECC 기반 기법에 비해 계산 복잡도와 인증 지연을 크게 감소시킨다. 프로토콜의 정확성과 보안성은 ProVerif 및 Mao-Boyd 논리로 형식적으로 검증되었으며, 소형 단일 칩(single-chip) 구현을 통해 실제 적용 가능성이 입증되어, 현실의 산업용 IoT 배치에 매우 적합하다.

본 간단한 제안은 공진 주파수(기본 주파수)에서 발진기의 유효 기생 정전용량을 최소화하는 동시에 두 번째 고조파에서의 출력 전력을 증가시키기 위해 직렬 LC 공진 피드백 네트워크를 채택한 고출력 고조파 발진기 토폴로지를 제안한다. 이는 더 큰 트랜지스터 크기를 허용하고 공통모드 출력 도전체(common-mode output conductance)를 최소화함으로써 달성된다. 28-nm CMOS 기술에 구현된 제안된 270-GHz 발진기는 피크 출력전력 −3.2 dBm, 피크 dc-대-RF 효율 0.81%를 달성하였으며, 위상잡음은 각각 100 kHz, 1 MHz 및 10 MHz 오프셋에서 −56.8, −84.68 및 −90.12 dBc/Hz로 측정되었다.

본 고찰은 삼중 시간 민감(light detection) 센서를 제안한다. 제안된 센서는 전원 인가(power-up) 시퀀스에서 시작하여 추가 지연 셀(delay-cell) 로직에 기인한 지연으로 인해, 기존 대비 더 빠른 초기화를 수행한다. 또한 손가락(finger) 및 우물(well) 형 포토다이오드는 기존 구조와 비교하여 동일한 유효 활성 면적 $50\times 50\mu m{}^2$ 을 점유하면서도 더 빠르게 광을 감지한다. 손가락 형 구조의 포토다이오드는 외부 양자 효율(external quantum efficiency, EQE) 76%, 응답도(responsivity) ( $R$ ) 0.336 A/W, 비특이 검출도(specific detectivity) $(D^{\ast })$ 는 $5.814\times 10^{11}$ Jones, 잡음 등가 전력(noise equivalent power, NEP) $8.599\times 10^{-17}$ W를 역 바이어스 1.8 V 조건에서 550 nm 미만의 조명 하에 나타내며, 이는 TCAD 시뮬레이션 결과로부터 도출되었다. 손가락 및 우물 형 포토다이오드를 적용한 두 가지 시제품 광 감지 센서는 180 nm 표준 CMOS 기술(1P6M)로 구현되었고, 광학 실험에서 기존 구조 대비 각각 약 3배 및 1.3배 더 빠른 광 감지 속도를 달성하였다.

NIST SP 800-22 테스트 슈트는 난수생성기(Random Number Generator, RNG) 평가를 위한 일반적으로 수용된 표준이다. 그러나 기본 매개변수를 적용하면, Level-1 통계 계산에 내재된 근사 오차와 매개변수 민감성으로 인해 1종 오류(오탐에 의한 거부)가 발생한다. 선행 연구에서는 이러한 오차 원인을 분석해 왔으나, 이 근본 단계에서 매개변수를 최적화하기 위한 체계적인 방법론은 아직 부재하다. 이를 해결하기 위해 본 연구에서는 Frequency, Cumulative Sums, Non-overlapping Template Matching 테스트에서 구조적 1종 오류를 완화하는 매개변수 최적화 방법을 제안한다. 구체적으로 Frequency 및 Cumulative Sums 테스트에 대해서는 테스트 공식을 바탕으로 해석적 합격 임계값을 도출하고, 관측된 통계량의 통계적으로 모델링된 최댓값과 이를 정렬하여 안정적인 합격 영역 (n)을 식별한다. 반면 Non-overlapping Template Matching 테스트에서는 민감도 분석에 기반한 매개변수 스윕을 사용하여 최적의 매개변수 집합 (n,N)을 결정한다. 이 접근법은 근사 오차를 최소화하고 엄격한 의사결정 경계에 대한 과도한 민감성을 해소하면서, 충분한 통계적 여유를 확보한다. 28 nm CSRO 기반 TRNG를 사용한 검증 결과, 최적화된 매개변수는 모든 칩에서 100% 합격률을 달성하여, 기본 매개변수에서 관찰된 72% 최소 합격률보다 유의하게 향상되었다. 이러한 결과는 제안된 최적화가 테스트 민감성을 저해하지 않으면서 구조적 1종 오류를 효과적으로 완화함을 시사하며, 실제 결함에 대해 평가가 엄밀하게 초점을 맞출 수 있게 한다. 또한 제안된 방법은 다양한 하드웨어 구현에 대해 일반적으로 적용 가능하여, 연구자들이 자신들의 특정 엔트로피 특성에 맞춘 최적 검증 매개변수를 도출할 수 있도록 한다.

이 간단한 글은 Quantum Random FlipFlop(QRFF) 아키텍처를 기반으로 한 고속 양자 랜덤 수 생성기(QRNG)를 제시하며, 픽셀당 단일광자 애벌랜치 다이오드(SPAD) 2개를 활용한다. 이 설계는 Samsung 28 nm CMOS 공정으로 구현되었다. 각 픽셀은 QRFF 모델을 따르는 한 쌍의 SPAD 검출기를 통합하여, 단일 검출기를 사용하는 기존 QRFF 구성에 비해 출력 속도를 유의미하게 향상시킨다. 실험 결과에 따르면 단일 픽셀은 최대 2 Mbps의 처리량을 달성한다. 또한 생성된 랜덤 수는 어떠한 후처리도 필요 없이 NIST 통계 테스트 배터리를 성공적으로 통과하였다.

, 처리량 0.0142 Mbps와 전력 소모 31.12 mW를 보였다. 측정 결과, NIST SP 800-22 테스트를 통과하는 칩이 50% 증가하는 등 유의미한 개선이 확인되었다. 기존의 DRBG 후처리 방법과 비교할 때, 제안하는 경량 Photon 후처리는 면적 점유를 5배 줄이고 전력 소모는 65% 감소시킨다.

본 논문은 높은 신뢰성과 난수성을 달성할 수 있는 새로운 재구성형 SRAM CRP PUF를 제시한다. 기존의 재구성형 SRAM CRP PUF에서는 부정확한 타이밍 제어가 편향된 응답 출력(response output)을 유발할 수 있으며, 이는 통상 레이아웃 플로어플랜(layout floorplan)에서 두 인버터 배열(inverter arrays)에 대한 입력 제어 신호의 연결 불일치(mismatches)에 기인한다고 설명된다. 우리는 이러한 문제를 해결하기 위해 타이밍 제어 기법과 함께 부가적인(adjunct) NMOS 트랜지스터의 추가를 제안한다. 이를 통해 챌린지(challenge) 및 워드라인(word-line) 입력에 대해 두 인버터 배열 간의 연결 불일치를 제거한다. 또한 응답 출력의 난수성을 달성하기 위해 대칭적 레이아웃(symmetric layout) 기법을 사용한다. 두 인버터 배열의 대칭 배치는 공정(process) 변동으로부터 유래하는 내재적 무작위 출력 특성을 최대화한다. 지연 불일치를 방지하기 위해 프리차지(pre-charge) 입력 신호를 각 배열에 대칭으로 연결한다. 180 nm CMOS 공정을 사용하여 16 × 9비트 재구성형 PUF 어레이(PUF array)를 제작하였고, PUF 셀 면적은 1.2 × 10^4 F2/bit이다. 실험 결과, 40개 칩에 대해 칩 간(inter) 해밍 거리(inter Hamming distance)가 0.4949로 나타났으며, 단일 칩에 대해서는 5000회의 시험(trials) 동안 칩 내(intra) 해밍 거리(intra Hamming distance)가 0.0167로 나타났다. 측정된 최악 비트 오차율(BER)은 명목 조건(1.8 V, 25 °C)에서 4.86%이다. 제안된 프로토타입은 기존의 SRAM CRP PUF와 비교할 때 우수한 신뢰성과 난수성뿐 아니라 작은 실리콘 면적을 보여준다.

이 연구는 제안된 이중 주파수 최대 달성 이득( $G_{ \max }$)코어와이중대역정합을채택함으로써,두대역간의폭넓은간격을갖는동시듀얼밴드증폭기를보고한다.제안된이중주파수$G_{ \max }$-코어는지배적인이득증폭조건을충족하는데에초점을맞추고,선형적이며손실이존재하고상호주의(reciprocal)기반의설계접근을채택함으로써두목표주파수간의차이를확장할수있다.65-nm상보성금속-산화물-반도체(CMOS)공정에구현된5단듀얼밴드증폭기는피크출력전력이득이각각23.6및13.7dB,3dB대역폭이각각5및17GHz이며,포화출력전력($P_{ ext{sat}}$)이$-$1.2및$-$ 2.2 dBm, 그리고 피크 전력 부가 효율이 각각 201 및 283 GHz에서 2.1 및 1.5%로 나타났으며, 직류 전력 소모는 34.5 mW이다. 제안된 증폭기는 G- (140–220 GHz) 및 H- (220–325 GHz) 대역에서 동시 듀얼밴드로 동작하는 증폭기에 대한 최초의 시연이다.

본 논문에서는 푸리에 변환을 적용하여 A형 누설전류 검출을 위한 고신뢰성 알고리즘을 제안한다. 본 연구에서 푸리에 변환은 ZCT 포화로 인해 A형 누설전류와 정상 전류를 구별하는 신뢰성을 향상시키기 위해 사용되었다. 각 전류 파형의 구성요소를 주파수 영역에서 분석하고 검증하였으며, 기저성분에 대한 제3고조파의 함량을 비교하는 알고리즘을 적용하였다. 제안한 알고리즘을 적용함으로써, 기존 아날로그 A형 지락차단기 동작에 비해 높은 신뢰성을 확보하였다.

본 논문은 자원이 제한된 IoT 환경을 위한 경량화되고 안전한 데이터 통신 프로토콜을 제안한다. 제안된 방법은 Challenge-Response Pair(CRP) Physically Unclonable Functions(PUFs)와 True Random Number Generator(TRNG)를 통합하여 비휘발성 키 저장의 필요성을 제거함으로써 물리적 공격 및 키 추출 위협에 대한 저항성을 크게 향상시킨다. Pretty Good Privacy(PGP)에서 사용되는 공개키 인증과 같은 기존의 공개키 인증 방법과 달리, 본 프로토콜은 비대칭 키 연산을 CRP-PUF와 해시 기반 메시지 인증 코드(HMACs)로 대체함으로써 키 쌍 생성, 키 분배, 그리고 개인키 암호화에 대한 필요성을 효과적으로 제거한다. 환경 변화에 따른 PUF 응답의 안정성을 보장하기 위해 다수결 투표(majority voting)와 BCH 오류 정정 코드를 적용한다. 또한 대규모 CRP 공간을 활용하고 동적 CRP 업데이트를 포함하여 순차적 보안(이전 비밀성)을 보장한다. 더불어 타원곡선 암호학(ECC) 점 검증을 사용하여 고장 주입(fault injection) 공격에 대응하며, 종합적으로 복제, 무차별 대입(brute-force), 구현 수준 공격에 대한 강력한 저항성을 제공한다. PGP의 세션 키 래핑, ECDSA 기반 디지털 서명, AES 암호화와 같은 핵심 암호 기능을 유지하는 동시에, 본 프로토콜은 하드웨어 기반 엔트로피 소스로부터 모든 비밀 키를 동적으로 유도한다. 그 결과, 인증, 무결성, 기밀성, 부인방지(non-repudiation)를 포함하는 포괄적 보안 보증을 달성하면서도 기존의 ECC 기반 기법에 비해 계산 복잡도와 인증 지연을 크게 감소시킨다. 프로토콜의 정확성과 보안성은 ProVerif 및 Mao-Boyd 논리로 형식적으로 검증되었으며, 소형 단일 칩(single-chip) 구현을 통해 실제 적용 가능성이 입증되어, 현실의 산업용 IoT 배치에 매우 적합하다.

본 간단한 제안은 공진 주파수(기본 주파수)에서 발진기의 유효 기생 정전용량을 최소화하는 동시에 두 번째 고조파에서의 출력 전력을 증가시키기 위해 직렬 LC 공진 피드백 네트워크를 채택한 고출력 고조파 발진기 토폴로지를 제안한다. 이는 더 큰 트랜지스터 크기를 허용하고 공통모드 출력 도전체(common-mode output conductance)를 최소화함으로써 달성된다. 28-nm CMOS 기술에 구현된 제안된 270-GHz 발진기는 피크 출력전력 −3.2 dBm, 피크 dc-대-RF 효율 0.81%를 달성하였으며, 위상잡음은 각각 100 kHz, 1 MHz 및 10 MHz 오프셋에서 −56.8, −84.68 및 −90.12 dBc/Hz로 측정되었다.