본 서신은 기준 없는 클록 및 데이터 복구(CDR) 시스템을 위한 듀티-사이클-왜곡(DCD) 허용 주파수 검출기(FD)를 제안한다. 제안된 FD는 기존 XBBPD에서 DCD로 인해 발생하는 1-UI 변동이 유발하는 가성 주파수-상향/하향(FUP/FDN) 이벤트를 억제하기 위해 2-UI(두 개의 유닛 인터벌) 윈도잉을 사용한다. 10-Gb/s PRBS31 입력을 사용한 회로 수준의 폐루프 시뮬레이션 결과, 제안된 FD는 목표 주파수에서의 잘못된 FUP/FDN 트리거링을 제거하고, 최대 10% DCD에서 5–6 µs 이내에 안정적인 주파수 획득을 달성함을 보였다.

단일광자 애벌랜치 다이오드(SPADs)는 CMOS 기술에 집적되어 저강도 광 신호를 고이득으로 검출할 수 있다. SPAD는 2차원 및 3차원 심도 감지를 모두 포함하는 영상 시스템에서 널리 사용된다. SPAD 배열이 더 높은 해상도로 확장됨에 따라, 이면 조사(BSI)는 충진율(FF)과 배선(routing)을 개선하기 위한 하나의 접근법이지만, 제작 복잡성이 증가한다. 대안으로, 정면 조사(FSI)에서는 픽셀 영역 내에 회로를 통합함으로써 충진율이 크게 감소한다. 따라서 본 간단한 논의에서는 광자 이벤트를 합산하고 동시성(coincidence)을 검출하는 방식의 외부 카운터 아키텍처를 제안한다. 기존의 FSI 설계와 달리, 이 방식은 FF를 유지하면서 배선 효율을 향상시켜 확장성을 용이하게 한다. 이 아키텍처는 고해상도 픽셀과 컴팩트한 신호 집적을 필요로 하는 SPAD 기반 영상 및 3차원 감지에 적합하다.

매트릭스 발광다이오드(LED) 헤드램프의 정밀한 조명 제어는 전기자동차의 에너지 효율성과 운전자 안전 모두를 위해 결정적으로 중요하다. 에너지 효율을 향상시키면 전기자동차의 주행거리를 확장할 수 있고, 안정적인 조명을 확보하면 자율주행차에서 운전자 안전을 향상시킬 수 있다. 본 간단한 글에서는 게이트 드라이버와 결합한 8비트 펄스 폭 변조(PWM)를 사용하여 직렬로 연결된 8개의 LED에 대한 조명 제어를 논의한다. 캐스코드 전류 미러(cascode current mirror) 구조를 적용한 바이패스 게이트 드라이버가 각 LED를 흐르는 전류를 관리함으로써 아날로그 스트링 전압의 변동을 최소화한다. 제안된 방법은 조명 조절 256단계를 지원하여 적응형 전면 조명 시스템(AFLS)에 적합하다. TSMC의 180-nm 고전압 CMOS 기술로 구현하였으며, 최대 전원 공급 전압 70V, 칩 크기 5 mm2를 갖는 이 시스템은 LED를 정밀하게 제어하는 한편 과전류를 효과적으로 방지한다.

MNIST 이미지 분류를 위한 혼성신호 이진화 신경망(BNN) 프로세서가 아날로그 회로 네트워크를 기반으로 시연된다. 이진 가중치 및 활성값으로 신경망을 학습하기 위한 BNN 알고리즘은 전력 소비와 메모리 크기를 감소시킨다. 본 알고리즘은 다층 퍼셉트론(MLP)의 핵심 연산을 수행하도록 설계되어, 아날로그 회로를 이용해 복잡성과 전력 소비를 줄인다. 혼성신호 BNN 프로세서는 곱셈-누산(MAC) 연산과 부호(sign) 활성화 함수를 수행하기 위해 전류 미러 뉴런을 사용한다. BNN 알고리즘의 핵심 연산을 계산하는 저임계 전류 미러 뉴런은 저전력 소비를 달성하기 위해 사용된다. 설계는 28-nm CMOS에서 0.065 mm2 면적을 차지하며 온칩 SRAM 560B를 포함한다. 28-nm CMOS 테스트 칩은 MNIST 이미지 분류에서 24.1 TOPS/W의 에너지 효율과 94%의 정확도를 달성한다. 또한 이 설계는 이진 가중치와 활성값을 사용함에도 부동소수점 정밀도 모델과 비교해 정확도 저하가 5%에 불과하다.

본 서신은 기준 없는 클록 및 데이터 복구(CDR) 시스템을 위한 듀티-사이클-왜곡(DCD) 허용 주파수 검출기(FD)를 제안한다. 제안된 FD는 기존 XBBPD에서 DCD로 인해 발생하는 1-UI 변동이 유발하는 가성 주파수-상향/하향(FUP/FDN) 이벤트를 억제하기 위해 2-UI(두 개의 유닛 인터벌) 윈도잉을 사용한다. 10-Gb/s PRBS31 입력을 사용한 회로 수준의 폐루프 시뮬레이션 결과, 제안된 FD는 목표 주파수에서의 잘못된 FUP/FDN 트리거링을 제거하고, 최대 10% DCD에서 5–6 µs 이내에 안정적인 주파수 획득을 달성함을 보였다.

단일광자 애벌랜치 다이오드(SPADs)는 CMOS 기술에 집적되어 저강도 광 신호를 고이득으로 검출할 수 있다. SPAD는 2차원 및 3차원 심도 감지를 모두 포함하는 영상 시스템에서 널리 사용된다. SPAD 배열이 더 높은 해상도로 확장됨에 따라, 이면 조사(BSI)는 충진율(FF)과 배선(routing)을 개선하기 위한 하나의 접근법이지만, 제작 복잡성이 증가한다. 대안으로, 정면 조사(FSI)에서는 픽셀 영역 내에 회로를 통합함으로써 충진율이 크게 감소한다. 따라서 본 간단한 논의에서는 광자 이벤트를 합산하고 동시성(coincidence)을 검출하는 방식의 외부 카운터 아키텍처를 제안한다. 기존의 FSI 설계와 달리, 이 방식은 FF를 유지하면서 배선 효율을 향상시켜 확장성을 용이하게 한다. 이 아키텍처는 고해상도 픽셀과 컴팩트한 신호 집적을 필요로 하는 SPAD 기반 영상 및 3차원 감지에 적합하다.

매트릭스 발광다이오드(LED) 헤드램프의 정밀한 조명 제어는 전기자동차의 에너지 효율성과 운전자 안전 모두를 위해 결정적으로 중요하다. 에너지 효율을 향상시키면 전기자동차의 주행거리를 확장할 수 있고, 안정적인 조명을 확보하면 자율주행차에서 운전자 안전을 향상시킬 수 있다. 본 간단한 글에서는 게이트 드라이버와 결합한 8비트 펄스 폭 변조(PWM)를 사용하여 직렬로 연결된 8개의 LED에 대한 조명 제어를 논의한다. 캐스코드 전류 미러(cascode current mirror) 구조를 적용한 바이패스 게이트 드라이버가 각 LED를 흐르는 전류를 관리함으로써 아날로그 스트링 전압의 변동을 최소화한다. 제안된 방법은 조명 조절 256단계를 지원하여 적응형 전면 조명 시스템(AFLS)에 적합하다. TSMC의 180-nm 고전압 CMOS 기술로 구현하였으며, 최대 전원 공급 전압 70V, 칩 크기 5 mm2를 갖는 이 시스템은 LED를 정밀하게 제어하는 한편 과전류를 효과적으로 방지한다.

MNIST 이미지 분류를 위한 혼성신호 이진화 신경망(BNN) 프로세서가 아날로그 회로 네트워크를 기반으로 시연된다. 이진 가중치 및 활성값으로 신경망을 학습하기 위한 BNN 알고리즘은 전력 소비와 메모리 크기를 감소시킨다. 본 알고리즘은 다층 퍼셉트론(MLP)의 핵심 연산을 수행하도록 설계되어, 아날로그 회로를 이용해 복잡성과 전력 소비를 줄인다. 혼성신호 BNN 프로세서는 곱셈-누산(MAC) 연산과 부호(sign) 활성화 함수를 수행하기 위해 전류 미러 뉴런을 사용한다. BNN 알고리즘의 핵심 연산을 계산하는 저임계 전류 미러 뉴런은 저전력 소비를 달성하기 위해 사용된다. 설계는 28-nm CMOS에서 0.065 mm2 면적을 차지하며 온칩 SRAM 560B를 포함한다. 28-nm CMOS 테스트 칩은 MNIST 이미지 분류에서 24.1 TOPS/W의 에너지 효율과 94%의 정확도를 달성한다. 또한 이 설계는 이진 가중치와 활성값을 사용함에도 부동소수점 정밀도 모델과 비교해 정확도 저하가 5%에 불과하다.

본 글은 NMOS의 깊은 $n$ -웰에서 자체 바이어싱(self-biasing)을 갖는 바디 절연(body isolation) MOSFET를 이용한 다단계 RF-DC 컨버터를 간단히 제안한다. NMOS의 깊은 $n$ -웰은 다단 정류기의 최종 단계 DC 전압에 연결되어, NMOS에서 $p$ -웰과 깊은 $n$ -웰 사이에 형성되는 바디 다이오드에 의해 발생하는 누설 전류를 최소화하기 위해 최대 역바이어스를 인가한다. 깊은 $n$ -웰 바이어싱은 바디에서 수집된 전하가 보존되는 데 기여하며, 다단 정류기를 직렬로 연결할 때 출력 전압과 전력 변환 효율을 향상시킨다. 제안된 회로는 180-nm BCDMOS 공정으로 제작되었고, 칩 면적은 1.24 mm 2 이다. 915MHz RF 입력에서 입력 1-dBm, 출력 전압 약 1.4 V로 최대 전력 변환 효율 57%를 달성하였다. 최소 동작 입력 전력은 약 −10dBm이다.

주파수 변조 연속파(Frequency Modulated Continuous Wave, FMCW) LiDAR 시스템은 고해상도 거리 측정을 위해 선형 치프(linear chirp) 신호를 정밀하게 생성해야 한다. 기존 연구는 주로 레이저 다이오드의 고유 주파수 비선형성에 초점을 맞춰 왔지만, 본 연구는 레이징 정확도에 대한 전체 송신(TX) 체인의 더 광범위한 영향을 고려한다. TX 시스템의 비선형성은 정적(static) 성분과 잔여(residual) 성분으로 새롭게 분류되며, 각 성분은 독립적인 최적화 전략을 필요로 한다. 이를 해결하기 위해 사전 왜곡(pre-distortion)과 후처리 알고리즘을 결합하는 이중 리샘플링(double-resampling) 방식을 제안한다. 두 단계 모두 유사한 힐버트 변환 기반 구조를 사용하여 알고리즘 복잡성을 최소화하면서도 저가 또는 노후된 TX 하드웨어에서도 고정밀 동작이 가능함을 보이며, 상업적 잠재력이 크다는 점을 입증한다. 자유공간 조건에서의 실험 결과, 1 m에서 표준편차(STD) 0.18 mm 및 오류율(정확도, Accuracy) 0.17%를 보였고, 반치폭(full width at half maximum, FWHM) 6.28 mm로 측정되어 거리 분해능을 나타낸다.

주파수 변조 연속파 라이다(Frequency-Modulated Continuous Wave Light Detection and Ranging, FMCW LiDAR)는 저 클록 주파수에서도 높은 분해능을 달성할 수 있는 동기(코히어런트) 검출 시스템이다. 레이저의 주파수는 시간에 대해 일정한 기울기로 변조되어야 한다. 이를 위해 우리는 레이저에 램프(ramp) 파형을 입력하기 위한 회로 설계와, 레이저의 비선형성을 보상하기 위한 PLL(위상고정루프)을 연구하였다. 8kV/s 기울기의 램프 파형을 출력하는 CMOS 칩은 위상-주파수 검출기, 차지 펌프, 루프 필터, 램프 생성기 등을 포함한다. 음의 되먹임을 통해 비트(beat) 주파수가 기준 주파수와 동일하게 유지된다. 그 결과 후속 시뮬레이션을 통해 변조 기울기 오차가 0.1% 미만임이 확인되었으며, 전기-광학 PLL 시스템은 개루프(open loop) 시스템보다 더 높은 신호대잡음비와 분해능을 가질 수 있을 것이다.

암흑 계수율(Dark Count Rate, DCR)은 단일 광자 애벌랜치 다이오드(Single Photon Avalanche Diodes, SPADs)의 고유한 특성이다. 회로 수준에서 DCR을 감소시키기 위해 액티브 퀀칭 액티브 리셋(Active Quenching Active Reset, AQAR) 방식이 사용됨에도 불구하고, 퀀칭 회로에 연결된 카운터는 의도된 광 입력이 없는 경우에도 종종 증가를 기록한다. 따라서 DCR의 정확한 보정을 위해서는 외부 방법이 필요하다. 본 논문은 이러한 보정을 위한 방법으로, 파이썬 프로그램으로 구현된 선형 회귀를 제안한다.

이 편지는 11비트 200 MS/s 28 nm CMOS 2b/주기 successive-approximation register (SAR) 아날로그-디지털 변환기(ADC)를 제시한다. 오프셋 캘리브레이션 기법을 제안하여 고해상도 2b/주기 SAR ADC의 선형성을 저하시키는 비교기 오프셋 불일치를 완화하고자 한다. 커패시터-저항(C-R) 하이브리드 디지털-아날로그 변환기(DAC)로부터 보상 전압을 생성함으로써 오프셋 불일치는 0.25 least significant bit(LSB) 이내로 감소시킨다. 28 nm CMOS 공정으로 구현된 프로토타입 ADC는 11비트 해상도에서 각각 측정된 차분 비선형성 및 적분 비선형성이 0.6 LSB, 1.73 LSB 이내임을 보인다. 측정된 신호대잡음및왜곡비(SNDR)와 스퓨리어스 프리 다이내믹 레인지(SFDR)는 나이퀴스트에서 각각 50.9 dB 및 66.2 dB이다. 프로토타입 ADC는 활성 다이 면적 0.115 mm2를 차지하며 1.1-V 공급 전압에서 3.98 mW를 소비한다.